本站原创关键词：DSP；FPGA；CameraLink
1000—8772（2012）13—0152—02
随着集成电子电路技术的飞速发展，DSP+FPGA的各项功能不断提升和完善，DSP+FPGA结合的数字图像处理系统已经能够进入各大电子领域，其主要体现于编程灵活、算法简单、嵌入系统方便等多项功能。本文将从整个硬件系统的开发设计出发，构建了基于CameraLink标准的DSP+FPGA图像数字处理信息系统。
一、总述
随着计算机、多媒体和数据通信技术的高速发展，数字图像技术近年来得到了极大的重视和长足的发展，并在科学研究、工业生产、医疗卫生、教育、娱乐、管理和通信等方面得到广泛的应用。由于图像处理的数据量大，数据处理相关性高，实时的应用环境决定严格的帧、场时间限制，因此实时图像处理系统必须具有强大的运算能力。各种高性能DSP不仅可以满足在运算性能方面的需要，而且由于DSP的可编程性，还可以在硬件一级获得系统设计的极大灵活性。从总体上看，使用D摘自：学术论文格式www.808so.com
SP和FPGA的结合能够实现整个系统运算能力加快、逻辑控制能力增强的特点，而且结合CameraLink快速传递数字图像信息，就能够实现对视频图像快速响应、快速分析的方法，因此结合DSP、FPGA、CameraLink的电路特点和图像分析模块是很有必要的。
从工作原理分析：由于CameraLink接口的输出和控制部分都是LVDS（Low—Voltage Differential Signaling低压差分信号），而FPGA不便于直接对LVDS信号进行处理，因此我们通过一些转换芯片将LVDS信号转换成TTL逻辑电平送至FPGA电路模块。FPGA模块主要处理内容：接收到逻辑电平之后产生系统的逻辑控制信号；同时也对接收到的每一帧图像信号进行模块识别和匹配等操作，提高系统的处理速度。DSP模块的主要工作内容：对接收到FPGA处理之后的图像进行图像识别、分析、跟踪或者对部分内容反复分析等，其支持整个图像处理运算的过程。图像显示模块主要工作内容：将FPGA模块所输出的信号传递到DSP模块进行处理；获得处理结果目标信号；并转换成模拟信号，最终进行图像叠加输出视频图像信号输出。
实时图像处理系统结构如图1所示。
二、CameraLink标准的接口设计
CameraLink标准是由国家半导体实验室提出的一种ChannelLink技术标准，该接口具有开放式的接口协议，使得不同厂家既能保持产品的差异性，又能互相兼容。它在传统LVDS传输数据的基础上又加载了并转串发送器和串转并接收器，可在并行组合的单向链路、串行链路和点对点链路上，利用SER/DES（串行化/解串行化）技术以高达4.8Gb/s的速度发送数据。从实际的电路图分析，一般而言使用CameraLink接口的视频图像设备都预设有4路控制信号，分别是CC1、CC2、CC3和C，其所输出的数字信号一般为LVDS信号。但此信号与本文系统中的数字图像处理系统的信号不符，因此需要转换成为TTL控制信号，并由FPGA发送控制命令，完成对相机的控制。
串行通信部分包括2对差分信号，串行通信规定为异步通信模式，通过串行通信可以对相机的各种参数进行设置。选用具有1对差分发送和1对差分接收的DS90LV019芯片就可以完成差分对信号和TTL信号之间的转换。CameraLink硬件连接框图如图2所示。
三、FPGA接口设计
FPGA是系统图象输入信号采集、预处理和图像输出显示的逻辑控制核心，主要包括输入信号采集控制、数据存储与传输控制、图像的预处理、同步时序产生与控制、图像显示控制、EMIF总线接口逻辑等。本系统的FPGA芯片在模块中主要起到1553B总线通道的作用，接收总线上送来的数据并根据协议进行处理之后送给处理器。FPGA模块中开辟了足够空间的FIFO存储处理后的数据，当达到一定数量后，主处理器采用中断的方式读取FIFO中的数据。在本文的设计中，为了便于观察实验结果，将DSP接收到的数据送到串口上进行显示。同样地，DSP将要发送的数据送到FPGA开辟的另一个FIFO中，当每个数据编码结束后通过状态机程序产生FIFO信号的时钟读取下一个数据进行编码，所以这里的FIFO采用的是异步的工作方式。
四、DSP图像处理设计
图像分割、匹配等高层图像处理算法的特点是所处理的数据量较底层算法少，但算法的控制结构复杂，适于用运算速度快、寻址方式灵活、通信机制强大的DSP芯片来实现。本文主要是基于DSP为核心的图像处理模块，其主要实现的是实时图像处理，该模块包括DSP期间和SDRAM图像帧存储器、Flash程序存储器等。另外，还要有必要的电源控制、JTAG端口、复位控制、时钟系统等。本系统选用的是TMS320C6201EVM板，其芯片是TI公司的TMS320C6201，32位定点DSP芯片，最大寻址能力为4GByte。该芯片内部具备VLIW（超长指令字）处理能力和8个相互独立的功能单元，可工作在200MHZ下的时钟频率，峰值处理能力为1600MIPS。具有丰富的指令系统，能够进行16位乘法预算。同时，EVM板上提供的片外存储器包括1组64Kbit×32（256KB）、133MHz的SBSRAM；2组4MB、100MHz的SDRAM；另外还可以通过板上的外部存储器接口（EMIF）对存储空间进行扩展，板上还提供了一个McBSP，一个双口RAM串口，结合HPI、GPIO等可灵活使用的资源。因此可以很好地满足图像处理算法复杂、灵活性高的要求。
五、总结
本文面向实时高速图像的采集和处理，运用模块化设计思想，采用基于CameraLink标准、DSP+FPGA的高速实时图像处理系统硬件设计，利用FPGA和帧缓冲存储器实现了数字图像数据的高速缓冲，并在高速DSP器件上通过运行复杂灵活的图像匹配算法实现大数据量数字图像的处理。整个硬件电路设计结构简单，性能可靠，软件控制灵活，成本较低，效果良好稳定，可广泛应用于各种安全监控、视频会议记录等视频监控领域，具有广阔的应用前景。
参考文献：
彭春萍.一种基于CameraLink接口的图像采集和处理系统[J].电子设计应用，2009，（3）.
宋燕星，袁峰，丁振良，曹志文.LVDS技术在高速多通道图像采集系统中的应用[J].电子技术应用，2006，（10）.
[3] 李天文，赵磊.图像采集系统的CameraLink标准接口设计[J].单片机与嵌入式系统应用，2009，（8）.
（责任编辑：陈丽敏）根据协议进行处理之后送给处理器。FPGA模块中开辟了足够空间的FIFO存储处理后的数据，当达到一定数量后，主处理器采用中断的方式读取FIFO中的数据。在本文的设计中，为了便于观察实验结果，将DSP接收到的数据送到串口上进行显示。同样地，DSP将要发送的数据送到FPGA开辟的另一个FIFO中，当每个数据编码结束后通过状态机程序产生FI WWw.808so.com 808论文查重